久久一日本道色综合久久_国产最爽的av片在线观看_精品成人Av一区二区三区_94久久国产乱子伦精品免费_国产三级网站在线观看_和女邻居做爰在线观看_wymfw最新免费_国产强奷在线免费阅读_95在线观看视频

算力是制約中國(guó)發(fā)展大模型的主要瓶頸
　　我們認(rèn)為算力是制約中國(guó)發(fā)展以ChatGPT為代表的大模型主要瓶頸之一。據(jù)OpenAI，大模型訓(xùn)練所需算力每3-4個(gè)月增長(zhǎng)1倍，增速遠(yuǎn)超摩爾定律（18-24個(gè)月/倍）。隨著GPT-4等下一代大模型出現(xiàn)，算力需求還有望進(jìn)一步大幅增長(zhǎng)。我們認(rèn)為美國(guó)對(duì)華出口限制，主要造成中國(guó)先進(jìn)工藝發(fā)展短期受限、國(guó)產(chǎn)替代方案或推高大模型訓(xùn)練成本/時(shí)間兩大影響。中國(guó)發(fā)展高性能計(jì)算，應(yīng)加大在：1）異構(gòu)計(jì)算芯片架構(gòu)；2）先進(jìn)封裝方面的投入。我們看到在長(zhǎng)電、通富、盛合晶微、華峰、中芯國(guó)際等在先進(jìn)封裝領(lǐng)域，寒武紀(jì)、海光、芯原、燧原、沐曦等在異構(gòu)計(jì)算（算力芯片、IP）等領(lǐng)域積極布局。
　　影響#1：先進(jìn)工藝對(duì)提升芯片性能至關(guān)重要，中國(guó)大陸發(fā)展短期受限
　　發(fā)展先進(jìn)制程意義在于持續(xù)提升晶體管密度，提升芯片性能、降低功耗。根據(jù)WikiChip，臺(tái)積電5nm芯片每平方毫米晶體管數(shù)量是10nm 3.3倍，16nm5.9倍，3nm晶體管密度有望比5nm提升70%，性能提升11%，功耗降低27%。美國(guó)限制16/14nm及以下先進(jìn)邏輯工藝技術(shù)及設(shè)備向中國(guó)出口，對(duì)中國(guó)先進(jìn)制程短期發(fā)展造成較大阻力。進(jìn)入3nm制程以下，目前主流FinFET將走向物理極限，GAAFET將成為主流技術(shù)，但美國(guó)對(duì)中國(guó)禁售相關(guān)EDA軟件。同時(shí)，荷蘭EUV及先進(jìn)DUV光刻設(shè)備目前均無(wú)法對(duì)中國(guó)出口。
　　影響#2：A100進(jìn)口限制阻礙大模型發(fā)展，國(guó)內(nèi)替代方案或推高成本
　　22年8月美國(guó)限制英偉達(dá)、AMD對(duì)華出口高端GPU芯片，盡管后來(lái)有替代版本A800推出，但由于對(duì)高速互聯(lián)總線的帶寬做部分裁剪，在使用性能和功耗上面仍與A100有部分差距。目前H100性能是A100的4.5倍，而A800理論性能相比A100降低約1/3，隨著算力需求不斷增加，國(guó)內(nèi)由于A100以上芯片的進(jìn)口限制導(dǎo)致大模型訓(xùn)練時(shí)間/成本或顯著提升，客觀上阻礙了我國(guó)大模型的發(fā)展。因中國(guó)企業(yè)進(jìn)行14nm以下半導(dǎo)體代工受到技術(shù)及設(shè)備限制，及美國(guó)限制海外代工企業(yè)為中國(guó)設(shè)計(jì)企業(yè)生產(chǎn)性能超過(guò)A100的芯片，短期內(nèi)，中國(guó)芯片公司能夠生產(chǎn)超過(guò)A100的AI芯片的難度也較高。
　　路徑#1：異構(gòu)計(jì)算蓬勃發(fā)展，關(guān)注GPU，DPU，存算一體等不同路徑
　　面對(duì)先進(jìn)制程昂貴成本和日趨接近物理極限，僅靠工藝改進(jìn)難以滿足算力膨脹需求。異構(gòu)計(jì)算從計(jì)算架構(gòu)出發(fā)，充分利用計(jì)算資源并行分布，將不同制程/架構(gòu)、不同指令集、不同功能硬件進(jìn)行組合，成為解決算力瓶頸更為經(jīng)濟(jì)的方式。目前主流異構(gòu)包括1）GPU（英偉達(dá)/AMD），2）DPU（英偉達(dá)子公司Mallonex），3）存算一體，4）自適應(yīng)加速器（AMD）等路徑。目前中國(guó)擁有海光、龍芯、鯤鵬等CPU公司，寒武紀(jì)、天數(shù)、燧原、芯動(dòng)、登臨等GPU公司及云豹智能、中科馭數(shù)等DPU公司，異構(gòu)計(jì)算正蓬勃發(fā)展。
　　路徑#2：先進(jìn)封裝助力超越摩爾定律，國(guó)內(nèi)公司積極布局2.5/3D等領(lǐng)域
　　先進(jìn)封裝是一系列通過(guò)把采用不同工藝的小芯片相結(jié)合，提升芯片互聯(lián)密度及通信帶寬，從而大規(guī)模提升芯片性能的技術(shù)，實(shí)現(xiàn)超越摩爾定律。AMD于2015年，在業(yè)界內(nèi)率先采用2.5DChiplet設(shè)計(jì)的芯片，通過(guò)把存儲(chǔ)和計(jì)算芯片在平面上連接，大幅提高系統(tǒng)性能，從而實(shí)現(xiàn)對(duì)英特爾市場(chǎng)地位挑戰(zhàn)。我們看到目前，長(zhǎng)電、通富等國(guó)內(nèi)公司在2.5D/3D、Chiplet等先進(jìn)封裝領(lǐng)域布局領(lǐng)先。Chiplet作為長(zhǎng)期趨勢(shì)，有望提升芯片測(cè)試需求及IP可復(fù)用性。
　　風(fēng)險(xiǎn)提示：AI及技術(shù)落地不及預(yù)期；本研報(bào)中涉及到未上市公司或未覆蓋個(gè)股內(nèi)容，均系對(duì)其客觀公開(kāi)信息的整理，并不代表本研究團(tuán)隊(duì)對(duì)該公司、該股票的推薦或覆蓋。