久久一日本道色综合久久_国产最爽的av片在线观看_精品成人Av一区二区三区_94久久国产乱子伦精品免费_国产三级网站在线观看_和女邻居做爰在线观看_wymfw最新免费_国产强奷在线免费阅读_95在线观看视频

一、Chiplet延續(xù)摩爾定律的新技術(shù)，未來(lái)市場(chǎng)空間廣闊
　　Chiplet：延續(xù)摩爾定律的新技術(shù)，在摩爾定律日趨放緩的當(dāng)下，有望延續(xù)摩爾定律的“經(jīng)濟(jì)效益”。Chiplet又稱芯?；蛘咝⌒酒菍⒁活悵M足特定功能的die（裸片），通過(guò)die-to-die內(nèi)部互聯(lián)技術(shù)實(shí)現(xiàn)多個(gè)模塊芯片與底層基礎(chǔ)芯片封裝在一起，形成一個(gè)系統(tǒng)芯片，以實(shí)現(xiàn)一種新形式的IP復(fù)用。目前，主流系統(tǒng)級(jí)單芯片（SoC）都是將多個(gè)負(fù)責(zé)不同類型計(jì)算任務(wù)的計(jì)算單元，通過(guò)光刻的形式制作到同一塊晶圓上。比如，目前旗艦級(jí)的智能手機(jī)的SoC芯片上，基本都集成了CPU、GPU、DSP、ISP、NPU、Modem等眾多的不同功能的計(jì)算單元，以及諸多的接口IP，其追求的是高度的集成化，利用先進(jìn)制程對(duì)于所有的單元進(jìn)行全面的提升。而Chiplet則與之相反，它是將原本一塊復(fù)雜的SoC芯片，從設(shè)計(jì)時(shí)就先按照不同的計(jì)算單元或功能單元對(duì)其進(jìn)行分解，然后每個(gè)單元選擇最適合的半導(dǎo)體制程工藝進(jìn)行分別制造，再通過(guò)先進(jìn)封裝技術(shù)將各個(gè)單元彼此互聯(lián)，最終集成封裝為一個(gè)系統(tǒng)級(jí)芯片組。隨著芯片制程的演進(jìn)，由于設(shè)計(jì)實(shí)現(xiàn)難度更高，流程更加復(fù)雜，芯片全流程設(shè)計(jì)成本大幅增加，“摩爾定律”日趨放緩。在此背景下，Chiplet被業(yè)界寄予厚望，或?qū)牧硪粋€(gè)維度來(lái)延續(xù)摩爾定律的“經(jīng)濟(jì)效益”。
　　Chiplet可以大幅提高大型芯片的良率。近年來(lái)，隨著高性能計(jì)算、AI等方面的巨大運(yùn)算需求，集成更多功能單元和更大的片上存儲(chǔ)使得芯片不僅晶體管數(shù)量暴增，芯片面積也急劇增大。芯片良率與芯片面積有關(guān)，隨著芯片面積的增大而下降。一片晶圓能切割出的大芯片數(shù)量較少，而一個(gè)微小缺陷則可能直接使一顆大芯片報(bào)廢。Chiplet可將單一die面積做小以確保良率，并用高級(jí)封裝技術(shù)把不同的芯粒集成在一起。
　　Chiplet有利于降低設(shè)計(jì)的復(fù)雜度和設(shè)計(jì)成本。Chiplet芯片一般采用先進(jìn)的封裝工藝，將小芯片組合代替形成一個(gè)大的單片芯片。利用小芯片（具有相對(duì)低的面積開(kāi)銷）的低工藝和高良率可以獲得有效降低成本開(kāi)銷。除芯片流片制造成本外，研發(fā)成本也逐漸占據(jù)芯片成本的重要組成部分，通過(guò)采用已知合格裸片進(jìn)行組合，可以有效縮短芯片的研發(fā)周期及節(jié)省研發(fā)投入。同時(shí)Chiplet芯片通常集成應(yīng)用較為廣泛和成熟的芯片裸片，可以有效降低了Chiplet芯片的研制風(fēng)險(xiǎn)，從而減少重新流片及封裝的次數(shù)，有效節(jié)省成本。
　　Chiplet有望降低芯片制造的成本。SoC中具有不同計(jì)算單元，以及SRAM、I/O接口、模擬或數(shù)?；旌显?。除了邏輯計(jì)算單元以外，其他元件并不依賴先進(jìn)制程也通常能夠發(fā)揮很好的性能。所以，將SoC進(jìn)行Chiplet化之后，不同的芯?？梢愿鶕?jù)需要來(lái)選擇合適的工藝制程分開(kāi)制造，然后再通過(guò)先進(jìn)封裝技術(shù)進(jìn)行組裝，不需要全部都采用先進(jìn)的制程在一塊晶圓上進(jìn)行一體化制造，這樣可以極大的降低芯片的制造成本。以AMD為例，AMD第二代EPYC服務(wù)器處理器Ryzen采用小芯片設(shè)計(jì)，將先進(jìn)的臺(tái)積電7nm工藝制造的CPU模塊與更成熟的格羅方德12/14nm工藝制造的I/O模塊組合，7nm可滿足高算力的需求，12/14nm則降低了制造成本。
　　全球半導(dǎo)體芯片巨廠紛紛布局Chiplet，Chiplet未來(lái)市場(chǎng)空間廣闊。AMD、臺(tái)積電、英特爾、英偉達(dá)等芯片巨頭廠商嗅到了這個(gè)領(lǐng)域的市場(chǎng)機(jī)遇，近年來(lái)開(kāi)始紛紛入局Chiplet。AMD最新幾代產(chǎn)品都極大受益于“SiP + Chiplet”的異構(gòu)系統(tǒng)集成模式；另外，近日蘋果最新發(fā)布的M1 Ultra芯片也通過(guò)定制的UltraFusion封裝架構(gòu)實(shí)現(xiàn)了超強(qiáng)的性能和功能水平，包括2.5TB/s的處理器間帶寬。在學(xué)術(shù)界，美國(guó)加州大學(xué)、喬治亞理工大學(xué)以及歐洲的研究機(jī)構(gòu)近年也逐漸開(kāi)始針對(duì)Chiplet技術(shù)涉及到的互連接口、封裝以及應(yīng)用等問(wèn)題展開(kāi)研究。據(jù)Omdia報(bào)告，預(yù)計(jì)到2024年，Chiplet市場(chǎng)規(guī)模將達(dá)到58億美元，2035年則超過(guò)570億美元，市場(chǎng)規(guī)模將迎來(lái)快速增長(zhǎng)。
　　UCIe：實(shí)現(xiàn)Chiplet互聯(lián)標(biāo)準(zhǔn)的關(guān)鍵。隨著Chiplet逐步發(fā)展，未來(lái)來(lái)自不同廠商的芯粒之間的互聯(lián)需求持續(xù)提升。22年3月出現(xiàn)的UCIe，即Universal ChipletInterconnect Express，是一種由Intel、AMD、ARM、高通、三星、臺(tái)積電、日月光、Google Cloud、Meta和微軟等公司聯(lián)合推出的Die-to-Die互連標(biāo)準(zhǔn)，其主要目的是統(tǒng)一Chiplet（芯粒）之間的互連接口標(biāo)準(zhǔn)，打造一個(gè)開(kāi)放性的Chiplet生態(tài)系統(tǒng)。UCIe在解決Chiplet標(biāo)準(zhǔn)化方面具有劃時(shí)代意義。
　　借助UCIe平臺(tái)，未來(lái)有望實(shí)現(xiàn)更加完整的Chiplet生態(tài)系統(tǒng)。UCIe產(chǎn)業(yè)聯(lián)盟發(fā)布了涵蓋上述標(biāo)準(zhǔn)的UCIe1.0規(guī)范。UCIe聯(lián)盟在官網(wǎng)上公開(kāi)表示，該聯(lián)盟需要更多半導(dǎo)體企業(yè)的加入，來(lái)打造更全面的Chiplet生態(tài)系統(tǒng)。同時(shí)，加盟的芯片企業(yè)越多，意味著該標(biāo)準(zhǔn)將得到更多的認(rèn)可，也有機(jī)會(huì)被更廣泛的采用。UCIe標(biāo)準(zhǔn)出現(xiàn)的最大意義在于，巨頭們合力搭建起了統(tǒng)一的Chiplet互聯(lián)標(biāo)準(zhǔn)，這將加速推動(dòng)開(kāi)放的Chiplet平臺(tái)發(fā)展，并橫跨x86、Arm、RISC-V等架構(gòu)和指令集。在UCIe標(biāo)準(zhǔn)下，未來(lái)或許能推出同時(shí)集成x86的Chiplet芯片和RISC-V的Chiplet芯片的處理器，并通過(guò)架構(gòu)的混用同時(shí)滿足PC和移動(dòng)應(yīng)用生