>> 華金證券-半導(dǎo)體行業(yè)：AI賦能EDA工具新發(fā)展，國產(chǎn)替代行則將至-230612
| 上傳日期： |
2023/6/13 |
大?。?/td>
| 338KB |
| 格式： |
pdf 共4頁 |
來源： |
華金證券 |
| 評級： |
領(lǐng)先大市-A |
作者： |
孫遠(yuǎn)峰,王海維 |
| 下載權(quán)限： |
無限制-登錄即可下載 |
|
|
事件點評
2023年6月7日，九峰山-華大九天聯(lián)合實驗室“神舟實驗室”正式揭牌?！吧裰蹖嶒炇摇庇删欧迳綄嶒炇遗c華大九天共同組建。以產(chǎn)業(yè)實用為牽引，迭代優(yōu)化EDA工具，將針對化合物半導(dǎo)體EDA軟件中電路設(shè)計和PDK模型中難點及痛點進(jìn)行集中攻關(guān)。構(gòu)建物理模型建設(shè)生態(tài)，建立人才生態(tài)圈，為推動化合物半導(dǎo)體EDA軟件從底層物理模型到芯片仿真設(shè)計生態(tài)完整性作出貢獻(xiàn)。
AI+EDA，超大規(guī)模集成電路設(shè)計如虎添翼。隨著芯片復(fù)雜度及設(shè)計效率需求提高，要求人工智能技術(shù)助力EDA工具升級、輔助降低芯片設(shè)計門檻、提升芯片設(shè)計效率。2017年美國國防部高級研究計劃局（DARPA），提出實現(xiàn)“設(shè)計工具在版圖設(shè)計中無人干預(yù)能力”，即通過人工智能和機器學(xué)習(xí)等方法將設(shè)計經(jīng)驗固化，進(jìn)而形成統(tǒng)一版圖生成器，以實現(xiàn)通過版圖生成器在24小時之內(nèi)完成SoC（系統(tǒng)級芯片）、SiP（系統(tǒng)級封裝）及印刷電路板（PCB）版圖設(shè)計。2020年，新思科技推出業(yè)界首個AI自主芯片設(shè)計解決方案DSO.ai，設(shè)計結(jié)果改善高達(dá)25%，設(shè)計效率提升10倍。2023年4月，新思科技推出Synopsys.ai整體解決方案，涵蓋設(shè)計、驗證、測試和模擬電路設(shè)計階段，Synopsys.ai在減少功能覆蓋率漏洞方面實現(xiàn)10倍提升，IP驗證效率提高30%，IBM、英偉達(dá)、微軟等公司已率先采用該解決方案。
中國集成電路設(shè)計企業(yè)突破3,000家，帶動國內(nèi)EDA軟件需求。在工業(yè)自動化、汽車電子、航天航空、生物醫(yī)療、AI、5G等新興下游產(chǎn)業(yè)帶動下，國內(nèi)IC設(shè)計產(chǎn)業(yè)創(chuàng)新與發(fā)展活力不斷釋放，疊加政府對半導(dǎo)體行業(yè)大力支持，使得中國集成電路設(shè)計公司數(shù)量保持高速增長。設(shè)計公司通過晶圓廠提供PDK、IP及標(biāo)準(zhǔn)單元庫，基于預(yù)期功能進(jìn)行IC設(shè)計，并對設(shè)計成果進(jìn)行電路仿真及驗證，若仿真及驗證結(jié)果符合設(shè)計要求，則進(jìn)行物理實現(xiàn)，若不符合預(yù)期，則反復(fù)優(yōu)化設(shè)計直至仿真及驗證結(jié)果符合預(yù)期。根據(jù)中國半導(dǎo)體協(xié)會數(shù)據(jù)，2022年我國集成電路設(shè)計企業(yè)數(shù)量達(dá)3,243家，同比增長15.41%，未來隨著國產(chǎn)替代及國家持續(xù)政策支持，集成電路設(shè)計企業(yè)有望持續(xù)增長，帶動國內(nèi)EDA軟件需求空間增長。
國內(nèi)廠商提供全流程成熟制程模擬芯片設(shè)計EDA工具、部分?jǐn)?shù)字芯片設(shè)計EDA工具達(dá)到國際領(lǐng)先水平，高端EDA軟件暫無替代，EDA國產(chǎn)化行則將至。華大九天可提供模擬電路設(shè)計全流程EDA工具，其中包括原理圖編輯工具（28nm)、版圖編輯工具（28nm)、電路仿真工具（5nm)、物理驗證工具（28nm)、寄生參數(shù)提取工具（28nm)、功率器件可靠性分析工具（28nm)及晶體管級電源完整性分析工具（14nm)，為用戶提供了從電路到版圖、從設(shè)計到驗證一站式完整解決方案。在數(shù)字芯片設(shè)計中，華大九天可提供單元庫/IP質(zhì)量驗證工具（5nm)、高精度時序仿真分析工具（5nm)、時序功耗優(yōu)化工具（5nm)、版圖集成與分析工具（5nm)、時鐘質(zhì)量檢視與分析工具（5nm)及單元庫特征化提取工具（7nm)等工具。在3nm領(lǐng)域中，2022年8月，美國商務(wù)部工業(yè)和安全局宣布對用于GAAFET架構(gòu)集成電路所必須ECAD（EDA）進(jìn)行出口管控（Fin FET技術(shù)最多能做到3nm，GAAFET可以實現(xiàn)3nm及以下制程），美國通過限制EDA出口以減緩中國制造先進(jìn)芯片能力，目前國內(nèi)暫無廠商提供相關(guān)軟件替代。
投資建議：EDA工具保證各階段、各層次設(shè)計過程準(zhǔn)確性，降低設(shè)計成本、縮短設(shè)計周期、提高設(shè)計效率，現(xiàn)今復(fù)雜數(shù)字芯片內(nèi)包含數(shù)百億晶體管，其設(shè)計過程中需持續(xù)模擬及驗證，故在集成電路設(shè)計領(lǐng)域EDA已成剛需。建議關(guān)注國內(nèi)EDA軟件全流程覆蓋或部分點工具處于國際領(lǐng)先水平廠商。
風(fēng)險提示：半導(dǎo)體景氣度不及預(yù)期；EDA軟件開發(fā)進(jìn)程不及預(yù)期；EDA軟件國產(chǎn)替代進(jìn)程不及預(yù)期。
|
|
